Mekatronik Mühendisliği

EEE 420 | Ders Tanıtım Bilgileri

Dersin Adı

FPGA (Field Programmable Gate Array) Design Using HDL (Hardware Description Language)

Kodu	Yarıyıl	Teori (saat/hafta)	Uygulama/Lab (saat/hafta)	Yerel Kredi	AKTS
EEE 420	FALL	2	2	3	6

Ön-Koşul(lar)	Yok
Dersin Dili	English
Dersin Türü	ELECTIVE_COURSE
Dersin Düzeyi	Lisans
Dersin Veriliş Şekli	Face to face
Dersin Öğretim Yöntem ve Teknikleri	Application: Experiment / Laboratory / Workshop
Ulusal Meslek Sınıflandırma Kodu	-
Dersin Koordinatörü	Prof. Dr. Aydın Akan
Öğretim Eleman(lar)ı	Prof. Dr. Aydın Akan
Yardımcı(ları)	-

Dersin Amacı

This course covers the design of digital systems using VHDL and its implementation on FPGA. The unit will focus on design methodology, hardware modeling and high-level synthesis. A strong emphasis is placed on the design and implementation of working hardware implementations on FPGAs. Fundamentals of VHDL, digital design practices, and writing test benches for exercising the designs will be presented.

Öğrenme Çıktıları

Bu dersi başarıyla tamamlayabilen öğrenciler;

Ad	Açıklama	PC Alt	* Katkı Düzeyi
Ad	Açıklama	PC Alt	1	2	3	4	5
LO1	Apply techniques and methods in digital systems design					X
LO2	Explain digital design flows in the system design			X
LO3	Describe HDL (Verilog or VHDL) language				X
LO4	Design digital circuits using FPGAs				X
LO5	Analyse complex digital circuits with HDL (Verilog or VHDL)				X

Ders Tanımı

Design Concepts, Introduction to Logic Circuits, Implementation Technology, An FPGA Primer, A VHDL Primer: The Essentials, Optimized Implementation of Logic Functions, Number Representation and Arithmetic Circuits, Combinational-Circuit Building Blocks, Design Automation and Testing for FPGAs.

Dersin İlişkili Olduğu Sürdürülebilir Kalkınma Amaçları

Dersin Kategorisi	Temel Ders
	Uzmanlık/Alan Dersleri	X
	Destek Dersleri
	İletişim ve Yönetim Becerileri Dersleri
	Aktarılabilir Beceri Dersleri

HAFTALIK KONULAR VE İLGİLİ ÖN HAZIRLIK ÇALIŞMALARI

Hafta	Konular	Ön Hazırlık	Öğrenme Çıktısı
1	Design Concepts	Fundamentals of Digital Logic with VHDL Design Stephen Brown, Zvonko Vranesic (Chp.1)	LO1
2	Introduction to Logic Circuits	Fundamentals of Digital Logic with VHDL Design Stephen Brown, Zvonko Vranesic (Chp.2)	LO1
3	Implementation Technology	Fundamentals of Digital Logic with VHDL Design Stephen Brown, Zvonko Vranesic (Chp.3)	LO1
4	An FPGA Primer	Design Recipes for FPGAs_ Using Verilog and VHDL-Peter Wilson (Chp. 2)	LO2
5	A VHDL Primer: The Essentials	Design Recipes for FPGAs_ Using Verilog and VHDL-Peter Wilson (Chp. 3)	LO3
6	A VHDL Primer: The Essentials	Design Recipes for FPGAs_ Using Verilog and VHDL-Peter Wilson (Chp. 3)	LO3
7	A VHDL Primer: The Essentials	Design Recipes for FPGAs_ Using Verilog and VHDL-Peter Wilson (Chp. 3)	LO3
8	Midterm	-	-
9	Optimized Implementation of Logic Functions	Fundamentals of Digital Logic with VHDL Design Stephen Brown, Zvonko Vranesic (Chp.4)	LO4
10	Optimized Implementation of Logic Functions	Fundamentals of Digital Logic with VHDL Design Stephen Brown, Zvonko Vranesic (Chp.4)	LO4
11	Number Representation and Arithmetic Circuits	Fundamentals of Digital Logic with VHDL Design Stephen Brown, Zvonko Vranesic (Chp.5)	LO4
12	Combinational-Circuit Building Blocks	Fundamentals of Digital Logic with VHDL Design Stephen Brown, Zvonko Vranesic (Chp.5)	LO5
13	Combinational-Circuit Building Blocks	Fundamentals of Digital Logic with VHDL Design Stephen Brown, Zvonko Vranesic (Chp.5)	LO5
14	Design Automation and Testing for FPGAs	Design Recipes for FPGAs_ Using Verilog and VHDL-Peter Wilson (Chp. 4)	LO4
15	Design Automation and Testing for FPGAs	Design Recipes for FPGAs_ Using Verilog and VHDL-Peter Wilson (Chp. 4)	LO4
16	Final	-	-

Ders Kitabı	Fundamentals of Digital Logic with VHDL Design Stephen Brown Zvonko Vranesic
Önerilen Okumalar/Materyaller	Design Recipes for FPGAs_ Using Verilog and VHDL-Peter Wilson

DEĞERLENDİRME ÖLÇÜTLERİ

Yarıyıl Aktiviteleri	Sayı	Katkı Payı %	LO1	LO2	LO3	LO4	LO5
Ara Sınav	1	20	X	X
Final Sınavı	1	40			X		X
Sunum / Jüri Önünde Sunum	1	10				X
Küçük Sınav / Stüdyo Kritiği	2	10	X	X
Laboratuvar / Uygulama	1	20			X	X	X
Toplam	6	100

AKTS / İŞ YÜKÜ TABLOSU

Yarıyıl Aktiviteleri	Sayı	Süre (Saat)	İş Yükü
Katılım	-	-	-
Teorik Ders Saati	16	2	32
Laboratuvar / Uygulama Ders Saati	16	2	32
Sınıf Dışı Ders Çalışması	16	5	80
Arazi Çalışması	-	-	-
Küçük Sınav / Stüdyo Kritiği	2	2	4
Portfolyo	-	-	-
Ödev	-	-	-
Sunum / Jüri Önünde Sunum	1	10	10
Proje	-	-	-
Seminer/Çalıştay	-	-	-
Sözlü Sınav	-	-	-
Ara Sınavlar	1	10	10
Final Sınavı	1	12	12
		Toplam	180